Conference mvblab::sable

It's different for EV4 and EV5 -- which do you need?

It might be better to post the output here in this conference.

stephen

    
    We repair field return modules, hense I need both.
    I looked in several specs but couldn't find them.
    
    On flamingo/sandpiper they used to print it in the firmware release spec.
    Why not do the same for all other systems??

    EV4 and EV5 impure area layout please ???????
    
    Looks like no one knows !!!

Somehow I missed your note which asked for both.

I'll post the current ones in the next two replies.

The layout can change from firmware release to firmware release, though by now
Sable's layout is stable.

stephen

This structure starts at 4200 for CPU 0.

;
********************************************************************************
************************************************
;  Created: 20-NOV-1996 09:51:54 by OpenVMS SDL EV1-31     
;  Source:   5-NOV-1993 16:42:06 AFW5USER1:[CONSOLE.V47.COMMON.SRC]IMPURE_DEF.SD 
;
********************************************************************************
************************************************
;  file:	impure.sdl
; 
;  Copyright (C) 1990 by
;  Digital Equipment Corporation, Maynard, Massachusetts.
;  All rights reserved.
; 
;  This software is furnished under a license and may be used and copied
;  only  in  accordance  of  the  terms  of  such  license  and with the
;  inclusion of the above copyright notice. This software or  any  other
;  copies thereof may not be provided or otherwise made available to any
;  other person.  No title to and  ownership of the  software is  hereby
;  transferred.
; 
;  The information in this software is  subject to change without notice
;  and  should  not  be  construed  as a commitment by digital equipment
;  corporation.
; 
;  Digital assumes no responsibility for the use  or  reliability of its
;  software on equipment which is not supplied by digital.
; 
; 
;  Abstract:	PAL impure scratch area data structure definitions for
; 		Alpha firmware.
; 
;  Author:	David Mayo
; 		jds - Jim Sawin
; 
;  Modifications:
; 
; 	ajb	01-may-1992	Add structure that describes the pal version.
; 
; 	jds	07-May-1991	Added HIRR/HIER defs.
;  
; 	jds	14-Mar-1991	Added AT & ASTEN defs; added CNS$PT_OFFSET
; 				def.
; 
;  	jds	28-Feb-1991	Added PAL temp assignments for IPRs &
; 				pal$impure_base.
; 
; 	dtm	27-Feb-1991	Initial entry.
; 
 
	.MACRO	$pal_impure,..EQU=<=>,..COL=<:>
; 
;  PAL temp register allocations for IPRs:
; 
PT$_ICCSR'..equ'2
PT$_IMPURE'..equ'7
PT$_INTTABLE'..equ'8
PT$_PS'..equ'9
PT$_SCC'..equ'10
PT$_UNQ'..equ'11
PT$_INTMASK'..equ'22
PT$_PRBR'..equ'24
PT$_MCES'..equ'25
PT$_WHAMI'..equ'27
PT$_PTBR'..equ'28
PT$_L3VIRT'..equ'29
PT$_SCBB'..equ'30
PT$_PCBB'..equ'31
; 
;  Structure of the processor-specific impure area
; 
CNS$PT_OFFSET'..equ'536
CNS$SIZE'..equ'1008
S_impure'..equ'1008
impure'..equ'0
S_cns$flag'..equ'8
cns$flag'..equ'0
S_cns$hlt'..equ'8
cns$hlt'..equ'8
S_cns$gpr'..equ'256
cns$gpr'..equ'16
S_cns$fpr'..equ'256
cns$fpr'..equ'272
S_cns$mchkflag'..equ'8
cns$mchkflag'..equ'528
S_cns$pt'..equ'256
cns$pt'..equ'536
S_cns$exc_addr'..equ'8
cns$exc_addr'..equ'792
S_cns$pal_base'..equ'8
cns$pal_base'..equ'800
S_cns$hirr'..equ'8
cns$hirr'..equ'808
S_cns$hier'..equ'8
cns$hier'..equ'816
S_cns$mm_csr'..equ'8
cns$mm_csr'..equ'824
S_cns$va'..equ'8
cns$va'..equ'832
S_cns$biu_addr'..equ'8
cns$biu_addr'..equ'840
S_cns$biu_stat'..equ'8
cns$biu_stat'..equ'848
S_cns$dc_addr'..equ'8
cns$dc_addr'..equ'856
S_cns$fill_addr'..equ'8
cns$fill_addr'..equ'864
S_cns$dc_stat'..equ'8
cns$dc_stat'..equ'872
S_cns$fill_syndrome'..equ'8
cns$fill_syndrome'..equ'880
S_cns$bc_tag'..equ'8
cns$bc_tag'..equ'888
S_cns$abox_ctl'..equ'8
cns$abox_ctl'..equ'896
S_cns$biu_ctl'..equ'8
cns$biu_ctl'..equ'904
S_cns$fpcsr'..equ'8
cns$fpcsr'..equ'912
S_cns$pal_type'..equ'8
cns$pal_type'..equ'920
S_cns$work_request'..equ'8
cns$work_request'..equ'928
S_cns$t1'..equ'8
cns$t1'..equ'936
S_cns$t12'..equ'8
cns$t12'..equ'944
S_cns$t13'..equ'8
cns$t13'..equ'952
S_cns$t14'..equ'8
cns$t14'..equ'960
S_cns$t15'..equ'8
cns$t15'..equ'968
S_cns$t16'..equ'8
cns$t16'..equ'976
S_cns$t17'..equ'8
cns$t17'..equ'984
S_cns$t18'..equ'8
cns$t18'..equ'992
S_cns$t19'..equ'8
cns$t19'..equ'1000
;  
;  HIRR/HIER defs:
;  
HIRR$V_SIRR'..equ'14
HIRR$S_SIRR'..equ'15
HIRR$V_ASTRR'..equ'29
HIRR$S_ASTRR'..equ'4
HIER$V_SIER'..equ'14
HIER$S_SIER'..equ'15
HIER$V_ASTER'..equ'29
HIER$S_ASTER'..equ'4
; 
;  ICCSR defs:
; 
ICCSR$V_FEN'..equ'42
S_PALVERSION'..equ'4
PALVERSION'..equ'0
minor'..equ'0
major'..equ'1
is_v'..equ'2
xxx'..equ'3
	.ENDM

This structure starts at 4200 for CPU 0:

;
********************************************************************************
************************************************
;  Created: 20-NOV-1996 14:26:52 by OpenVMS SDL EV1-31     
;  Source:  27-JAN-1995 08:59:28 AFW5USER1:[CONSOLE.V47.COMMON.SRC]EV5_GAMMA_IMP 
;
********************************************************************************
************************************************
;  file:	impure.sdl
; 
;  Abstract:	PAL impure scratch area and logout area data structure
definitions for
; 		Alpha firmware.
; 
; 
 
	.MACRO	$pal_impure,..EQU=<=>,..COL=<:>
IMPURE$K_REVISION'..equ'7               ;  Revision number of this file
; 
;  Structure of the processor-specific impure area
; 
cns$r0'..equ'16
cns$r1'..equ'24
cns$r2'..equ'32
cns$r3'..equ'40
cns$r4'..equ'48
cns$r5'..equ'56
cns$r6'..equ'64
cns$r7'..equ'72
cns$r8'..equ'80
cns$r9'..equ'88
cns$r10'..equ'96
cns$r11'..equ'104
cns$r12'..equ'112
cns$r13'..equ'120
cns$r14'..equ'128
cns$r15'..equ'136
cns$r16'..equ'144
cns$r17'..equ'152
cns$r18'..equ'160
cns$r19'..equ'168
cns$r20'..equ'176
cns$r21'..equ'184
cns$r22'..equ'192
cns$r23'..equ'200
cns$r24'..equ'208
cns$r25'..equ'216
cns$r26'..equ'224
cns$r27'..equ'232
cns$r28'..equ'240
cns$r29'..equ'248
cns$r30'..equ'256
cns$r31'..equ'264
cns$f0'..equ'272
cns$f1'..equ'280
cns$f2'..equ'288
cns$f3'..equ'296
cns$f4'..equ'304
cns$f5'..equ'312
cns$f6'..equ'320
cns$f7'..equ'328
cns$f8'..equ'336
cns$f9'..equ'344
cns$f10'..equ'352
cns$f11'..equ'360
cns$f12'..equ'368
cns$f13'..equ'376
cns$f14'..equ'384
cns$f15'..equ'392
cns$f16'..equ'400
cns$f17'..equ'408
cns$f18'..equ'416
cns$f19'..equ'424
cns$f20'..equ'432
cns$f21'..equ'440
cns$f22'..equ'448
cns$f23'..equ'456
cns$f24'..equ'464
cns$f25'..equ'472
cns$f26'..equ'480
cns$f27'..equ'488
cns$f28'..equ'496
cns$f29'..equ'504
cns$f30'..equ'512
cns$f31'..equ'520
cns$pt_offset'..equ'536
cns$pt0'..equ'536
cns$pt1'..equ'544
cns$pt2'..equ'552
cns$pt3'..equ'560
cns$pt4'..equ'568
cns$pt5'..equ'576
cns$pt6'..equ'584
cns$pt7'..equ'592
cns$pt8'..equ'600
cns$pt9'..equ'608
cns$pt10'..equ'616
cns$pt11'..equ'624
cns$pt12'..equ'632
cns$pt13'..equ'640
cns$pt14'..equ'648
cns$pt15'..equ'656
cns$pt16'..equ'664
cns$pt17'..equ'672
cns$pt18'..equ'680
cns$pt19'..equ'688
cns$pt20'..equ'696
cns$pt21'..equ'704
cns$pt22'..equ'712
cns$pt23'..equ'720
cns$pt24'..equ'728
cns$ipr_offset'..equ'792
cns$size'..equ'1080
cns$mchksize'..equ'552
S_impure'..equ'1080
impure'..equ'0
S_cns$flag'..equ'8
cns$flag'..equ'0
S_cns$hlt'..equ'8
cns$hlt'..equ'8
S_cns$gpr'..equ'256
cns$gpr'..equ'16
S_cns$fpr'..equ'256
cns$fpr'..equ'272
S_cns$mchkflag'..equ'8
cns$mchkflag'..equ'528
S_cns$pt'..equ'192
cns$pt'..equ'536
S_cns$shadow8'..equ'8
cns$shadow8'..equ'728
S_cns$shadow9'..equ'8
cns$shadow9'..equ'736
S_cns$shadow10'..equ'8
cns$shadow10'..equ'744
S_cns$shadow11'..equ'8
cns$shadow11'..equ'752
S_cns$shadow12'..equ'8
cns$shadow12'..equ'760
S_cns$shadow13'..equ'8
cns$shadow13'..equ'768
S_cns$shadow14'..equ'8
cns$shadow14'..equ'776
S_cns$shadow25'..equ'8
cns$shadow25'..equ'784
S_cns$exc_addr'..equ'8
cns$exc_addr'..equ'792
S_cns$pal_base'..equ'8
cns$pal_base'..equ'800
S_cns$mm_stat'..equ'8
cns$mm_stat'..equ'808
S_cns$va'..equ'8
cns$va'..equ'816
S_cns$icsr'..equ'8
cns$icsr'..equ'824
S_cns$ipl'..equ'8
cns$ipl'..equ'832
S_cns$ps'..equ'8
cns$ps'..equ'840                        ;  Ibox current mode
S_cns$itb_asn'..equ'8
cns$itb_asn'..equ'848
S_cns$aster'..equ'8
cns$aster'..equ'856
S_cns$astrr'..equ'8
cns$astrr'..equ'864
S_cns$isr'..equ'8
cns$isr'..equ'872
S_cns$ivptbr'..equ'8
cns$ivptbr'..equ'880
S_cns$mcsr'..equ'8
cns$mcsr'..equ'888
S_cns$dc_mode'..equ'8
cns$dc_mode'..equ'896
S_cns$maf_mode'..equ'8
cns$maf_mode'..equ'904
S_cns$sirr'..equ'8
cns$sirr'..equ'912
S_cns$fpcsr'..equ'8
cns$fpcsr'..equ'920
S_cns$icperr_stat'..equ'8
cns$icperr_stat'..equ'928
S_cns$pmctr'..equ'8
cns$pmctr'..equ'936
S_cns$exc_sum'..equ'8
cns$exc_sum'..equ'944
S_cns$exc_mask'..equ'8
cns$exc_mask'..equ'952
S_cns$intid'..equ'8
cns$intid'..equ'960
S_cns$dcperr_stat'..equ'8
cns$dcperr_stat'..equ'968
S_cns$sc_stat'..equ'8
cns$sc_stat'..equ'976
S_cns$sc_addr'..equ'8
cns$sc_addr'..equ'984
S_cns$sc_ctl'..equ'8
cns$sc_ctl'..equ'992
S_cns$bc_tag_addr'..equ'8
cns$bc_tag_addr'..equ'1000
S_cns$ei_stat'..equ'8
cns$ei_stat'..equ'1008
S_cns$ei_addr'..equ'8
cns$ei_addr'..equ'1016
S_cns$fill_syn'..equ'8
cns$fill_syn'..equ'1024
S_cns$ld_lock'..equ'8
cns$ld_lock'..equ'1032
S_cns$bc_ctl'..equ'8
cns$bc_ctl'..equ'1040                   ;  shadow of on chip bc_ctl 
S_cns$pmctr_ctl'..equ'8
cns$pmctr_ctl'..equ'1048                ;  saved frequency select info for pmctr
S_cns$bc_config'..equ'8
cns$bc_config'..equ'1056                ;   shadow of on chip bc_config
S_cns$pal_type'..equ'8
cns$pal_type'..equ'1064
S_cns$work_request'..equ'8
cns$work_request'..equ'1072
PMCTR_CTL$V_SPROCESS'..equ'0
PMCTR_CTL$S_FRQ2'..equ'2
PMCTR_CTL$V_FRQ2'..equ'4
PMCTR_CTL$S_FRQ1'..equ'2
PMCTR_CTL$V_FRQ1'..equ'6
PMCTR_CTL$S_FRQ0'..equ'2
PMCTR_CTL$V_FRQ0'..equ'8
PMCTR_CTL$S_CTL2'..equ'2
PMCTR_CTL$V_CTL2'..equ'10
PMCTR_CTL$S_CTL1'..equ'2
PMCTR_CTL$V_CTL1'..equ'12
PMCTR_CTL$S_CTL0'..equ'2
PMCTR_CTL$V_CTL0'..equ'14
PT$_IMPURE'..equ'3
PT$_INTMASK'..equ'8
PT$_PS'..equ'9
PT$_MCES'..equ'16
PT$_WHAMI'..equ'16
PT$_SCC'..equ'17
PT$_PRBR'..equ'18
PT$_PTBR'..equ'20
PT$_L3VIRT'..equ'21
PT$_SCBB'..equ'22
PT$_PCBB'..equ'23
S_PALVERSION'..equ'12
PALVERSION'..equ'0
minor'..equ'0
major'..equ'1
S_pad1'..equ'6
pad1'..equ'2
is_v'..equ'8
xxx'..equ'9
S_pad2'..equ'2
pad2'..equ'10
	.ENDM
 
	.MACRO	$pal_logout,..EQU=<=>,..COL=<:>
; 
;  Start definition of Corrected Error Frame
; 
mchk$crd_cpu_base'..equ'24
mchk$crd_sys_base'..equ'56
mchk$crd_size'..equ'96
S_crd_logout'..equ'96
crd_logout'..equ'0
S_mchk$crd_flag'..equ'8
mchk$crd_flag'..equ'0
S_mchk$crd_offsets'..equ'8
mchk$crd_offsets'..equ'8
;  Pal-specific information	
S_mchk$crd_mchk_code'..equ'8
mchk$crd_mchk_code'..equ'16
;  CPU-specific information
S_mchk$crd_ei_addr'..equ'8
mchk$crd_ei_addr'..equ'24
S_mchk$crd_fill_syn'..equ'8
mchk$crd_fill_syn'..equ'32
S_mchk$crd_ei_stat'..equ'8
mchk$crd_ei_stat'..equ'40
S_mchk$crd_isr'..equ'8
mchk$crd_isr'..equ'48
;  System-specific information
S_mchk$crd_creg_csr00'..equ'8
mchk$crd_creg_csr00'..equ'56
S_mchk$crd_esreg_csr01'..equ'8
mchk$crd_esreg_csr01'..equ'64
S_mchk$crd_evbcr_csr02'..equ'8
mchk$crd_evbcr_csr02'..equ'72
S_mchk$crd_evbcer_csr04'..equ'8
mchk$crd_evbcer_csr04'..equ'80
S_mchk$crd_evbcear_csr05'..equ'8
mchk$crd_evbcear_csr05'..equ'88
; 
;  Start definition of Machine check logout Frame
; 
mchk$cpu_base'..equ'280
mchk$sys_base'..equ'416
mchk$size'..equ'672
mchk$crd_base'..equ'0
mchk$mchk_base'..equ'96
S_logout'..equ'672
logout'..equ'0
S_mchk$flag'..equ'8
mchk$flag'..equ'0
S_mchk$offsets'..equ'8
mchk$offsets'..equ'8
;  Pal-specific information
S_mchk$mchk_code'..equ'8
mchk$mchk_code'..equ'16
S_mchk$shadow'..equ'64
mchk$shadow'..equ'24
S_mchk$pt'..equ'192
mchk$pt'..equ'88
;  CPU-specific information
S_mchk$exc_addr'..equ'8
mchk$exc_addr'..equ'280
S_mchk$exc_sum'..equ'8
mchk$exc_sum'..equ'288
S_mchk$exc_mask'..equ'8
mchk$exc_mask'..equ'296
S_mchk$pal_base'..equ'8
mchk$pal_base'..equ'304
S_mchk$isr'..equ'8
mchk$isr'..equ'312
S_mchk$icsr'..equ'8
mchk$icsr'..equ'320
S_mchk$ic_perr_stat'..equ'8
mchk$ic_perr_stat'..equ'328
S_mchk$dc_perr_stat'..equ'8
mchk$dc_perr_stat'..equ'336
S_mchk$va'..equ'8
mchk$va'..equ'344
S_mchk$mm_stat'..equ'8
mchk$mm_stat'..equ'352
S_mchk$sc_addr'..equ'8
mchk$sc_addr'..equ'360
S_mchk$sc_stat'..equ'8
mchk$sc_stat'..equ'368
S_mchk$bc_tag_addr'..equ'8
mchk$bc_tag_addr'..equ'376
S_mchk$ei_addr'..equ'8
mchk$ei_addr'..equ'384
S_mchk$fill_syn'..equ'8
mchk$fill_syn'..equ'392
S_mchk$ei_stat'..equ'8
mchk$ei_stat'..equ'400
S_mchk$ld_lock'..equ'8
mchk$ld_lock'..equ'408
;  System-specific information
S_mchk$creg_csr00'..equ'8
mchk$creg_csr00'..equ'416
S_mchk$esreg_csr01'..equ'8
mchk$esreg_csr01'..equ'424
S_mchk$evbcr_csr02'..equ'8
mchk$evbcr_csr02'..equ'432
S_mchk$evbvear_csr03'..equ'8
mchk$evbvear_csr03'..equ'440
S_mchk$evbcer_csr04'..equ'8
mchk$evbcer_csr04'..equ'448
S_mchk$evbcear_csr05'..equ'8
mchk$evbcear_csr05'..equ'456
S_mchk$evbuer_csr06'..equ'8
mchk$evbuer_csr06'..equ'464
S_mchk$evbuear_csr07'..equ'8
mchk$evbuear_csr07'..equ'472
S_mchk$evresv_csr08'..equ'8
mchk$evresv_csr08'..equ'480
S_mchk$dtctr_csr09'..equ'8
mchk$dtctr_csr09'..equ'488
S_mchk$dter_csr10'..equ'8
mchk$dter_csr10'..equ'496
S_mchk$dttcr_csr11'..equ'8
mchk$dttcr_csr11'..equ'504
S_mchk$dttr_csr12'..equ'8
mchk$dttr_csr12'..equ'512
S_mchk$dtresv_csr13'..equ'8
mchk$dtresv_csr13'..equ'520
S_mchk$ibcsr_csr14'..equ'8
mchk$ibcsr_csr14'..equ'528
S_mchk$ibear_csr15'..equ'8
mchk$ibear_csr15'..equ'536
S_mchk$acr_csr16'..equ'8
mchk$acr_csr16'..equ'544
S_mchk$cbcr_csr17'..equ'8
mchk$cbcr_csr17'..equ'552
S_mchk$cber_csr18'..equ'8
mchk$cber_csr18'..equ'560
S_mchk$cbealr_csr19'..equ'8
mchk$cbealr_csr19'..equ'568
S_mchk$cbeahr_csr20'..equ'8
mchk$cbeahr_csr20'..equ'576
S_mchk$cbresv_csr21'..equ'8
mchk$cbresv_csr21'..equ'584
S_mchk$alr_csr22'..equ'8
mchk$alr_csr22'..equ'592
S_mchk$pmbr_csr23'..equ'8
mchk$pmbr_csr23'..equ'600
S_mchk$iirr_csr24'..equ'8
mchk$iirr_csr24'..equ'608
S_mchk$sicr_csr25'..equ'8
mchk$sicr_csr25'..equ'616
S_mchk$pmcr_csr26'..equ'8
mchk$pmcr_csr26'..equ'624
S_mchk$pmr1_csr27'..equ'8
mchk$pmr1_csr27'..equ'632
S_mchk$pmr2_csr28'..equ'8
mchk$pmr2_csr28'..equ'640
S_mchk$pmr3_csr29'..equ'8
mchk$pmr3_csr29'..equ'648
S_mchk$pmr4_csr30'..equ'8
mchk$pmr4_csr30'..equ'656
S_mchk$pmr5_csr31'..equ'8
mchk$pmr5_csr31'..equ'664
	.ENDM